【導讀】很多PCB工程師都有過這樣的經歷：布線到一半才發現層數預留不足、布局完成后才意識到接地架構存在先天缺陷，最終導致產品EMI測試反復不通過，不得不返工調整。在這套PCB場約束系列的第三部分內容里，就聚焦布線前最容易被忽略的兩大核心決策——如何把原理圖的設計意圖轉化為合理的器件布局策略，以及如何在動手布線前選對適配場景的接地架構，幫工程師從源頭規避復雜電路板的布局返工風險。
本系列前兩部分闡述了PCB場約束的基本物理原理，并提出了實用的布局技術，以最大限度降低電磁干擾(EMI)、減少干擾及對外部場的敏感性。本系列第三部分探討了決定復雜電路板布局成敗的兩項前期關鍵決策：如何將原理圖設計意圖轉化為合理的器件布局策略，如何在布線開始前選擇合適的接地架構。本文論述了如何整理原理圖以滿足布局要求、如何利用差分信號保持接地完整性、何種情況下選擇接地樹而非實心接地平面。從一開始就正確做出上述基礎決策，是確保電路板首次通過EMI合規性測試的可靠途徑。
引言
在布局過程中才發現層數不足以正確完成設計，是工程師面臨的常見挑戰。對于復雜電路板，應如何進行布局規劃以避免返工？本系列第三部分將探討布線開始前必須解決的基礎規劃問題。
正確完成布局需要多大的物理面積（通常與元器件和引腳數量相關）？
如何利用原理圖指導器件布局決策，并在布線前避免干擾？
何種情況下需采用接地樹而非接地平面？
有一些在線工具可幫助估算PCB面積和所需的信號層數。其中多數工具會需要以下信息：
元器件和引腳總數是多少？
過孔焊盤環寬和鉆孔尺寸是多少？
允許的最小走線寬度是多少？
功能電壓間距的要求是什么？
此類在線工具雖然有幫助，但不夠全面。此類工具大多未考慮散熱要求、特定網絡的載流能力、因功能或安全間距要求而增加的電壓間距，也未將避免高敏感電路串擾所需的額外設計技術和間距納入考量。簡而言之，此類工具對實際應用場景一無所知。
本文將提供一套指導流程，協助設計更優質的PCB。
從原理圖到布局
原理圖設計始終處于首位，設計人員應透徹理解原理圖內容及電路內部工作原理。這一點至關重要，怎么強調都不為過。
如前所述，電路板面積和尺寸通常取決于元器件和引腳數量，而疊層結構則由網絡或傳輸線的數量及其功能決定。原理圖（或設計方案）應明確上述約束條件，但實際情況并非總是如此，有時可用空間極為有限。在原理圖中布置元器件時，應反映實際布局需求，或至少在原理圖中添加相應注釋以輔助布局。需要緊湊布置的節點應在原理圖上標注為緊湊，需要靠近的電路應在原理圖上就近放置。諸如此類的做法將有助于后續的器件布局工作。有些設計（如射頻或高速數字電路）需關注物理距離（傳播延遲）或其他模擬特性（例如精密模擬電路）；而在其他設計中，電路元器件可視為集總元件，物理距離不再重要。所有上述細節均應以適當方式標注在原理圖上，以明確從原理圖過渡到PCB設計時的關鍵要素。
器件布局與布線
在一定程度上，布局方案也會影響原理圖設計，比如當需要克服低層數板帶來的設計妥協，或進行多板設計（包括板對板連接器）時。差分信號的應用即為典型案例（圖1）。此項技術常用于需長距離傳輸的模擬或數字信號，例如電纜傳輸場景。在這項技術中，正負信號同時通過電纜傳輸（除地線外）。各信號產生的位移電流在地線上相互抵消，從而形成幾乎不受共模干擾或電磁干擾(EMI)影響的通信路徑。同樣的技術也可用于PCB上的短距離傳輸，以保持接地完整性，適用于精密或敏感模擬信號，或在PCB走線距離過長時使用。
圖1：在PCB上實現差分信號的兩種不同方式
圖1a中，兩條等長的互補信號線并行布設，共用同一接地平面。圖1b中，信號線分布于不同層，由接地平面分隔。由于各信號的物理位置幾乎相同，耦合的干擾信號也應一致。因此，差分信號可有效抑制耦合噪聲。
有時無法完全消除地線中的電流，此時需將接地平面分割為多個區域，或改用接地樹結構。是否有必要采用上述方法取決于布局的幾何形狀。為便于實施，可修改原理圖以分離地線：保持同一網絡，但使用不同的地線符號（如gnd1、gnd2、gnd3等），從而強制在布局中實現地線分離。
接地樹與接地平面
正如本系列第2部分所述，自然界總是傾向于從源端獲取最少能量（無論是存儲還是耗散）。對于接地平面上方走線中的交流信號，信號地回流電流始終沿信號走線正下方的地平面流動。原本僅依據法拉第定律即可完成電磁場限制的目的，但信號走線周圍仍設有完整的接地平面（帶狀線設計則有兩個接地平面）。實心接地平面可提供更優的高頻去耦性能（即在更高頻率下提供更低阻抗的電源），且大面積銅箔能更有效地限制直流和交流電磁場。
既然如此，為何還要使用接地樹結構而非接地平面？圖2和圖3展示了這兩種方法，并附有描述有損傳輸線阻抗的公式。
先來看這個公式，在直流條件下(ω = 0)，線路的阻抗是√((R/G))（即損耗部分）。對于電流回流路徑，1/G同樣代表電阻，因此電流沿最小電阻路徑回流，充分利用所有可用銅箔。此現象本質上是自然界在最小化能量。在此低頻情況下，I2R損耗消耗的能量遠大于接地回路電感存儲的能量。當ω = 0時，直流回流電流不再局限于信號走線正下方區域，銅箔中的電流流動會在接地平面上產生電壓降。
圖2：PCB接地樹接地方法
構建接地樹時，應從變壓器開始，優先引導噪聲最大的電流回流（圖2）。隨后，繼續將其他接地回流電流匯入以測量地為終點的分支。此方法可將接地噪聲和誤差轉換為易于抑制的共模信號。注：為適應元器件位置，某些分支可能較長。最后可在所有分支上鋪設接地銅箔，在不影響此方法有效性的前提下降低電源阻抗。
圖3：PCB接地平面方法
先將接地平面的兩側分別指定為相鄰信號層的專用回流路徑。若未采用接地樹結構，低頻下接地電流噪聲源轉化為共模誤差還是差模誤差，將完全取決于元器件布局。
而在高頻下，電感限制了總電流幅值，因此減少儲能成為降低源端能量提取的關鍵參數。
在低頻下，上述電流引起的接地電壓降可能導致測量誤差，具體取決于元器件布局及關鍵測量的接地參考點位置。由此可見，接地點的電位并非處處為零。
接下來分析圖3所示的接地平面布局。此方法通過控制回流電流路徑，確保大電流不會產生可被檢測到的電壓降。
在原理圖中，可對每個分支進行差異化標記，以強化PCB中的架構設計。實際上，采用接地樹會顯著增加布局工作量，因為仍需為所有傳輸線提供受控（且狹小）的場空間，以限制交流電磁場。圖2中所示的所有接地銅箔填充均為解決此問題所必需。
結語
布線前的決策決定了后續設計的成敗。通過調整原理圖以滿足布局需求，并盡早選擇合適的接地架構，可為電路板按預期運行奠定堅實基礎。無論設計中采用實心接地平面還是精密控制的接地樹，目標始終一致：限制電磁場、控制回流電流、防止噪聲耦合至敏感節點。本系列第4部分將在此基礎上，探討如何規劃電源系統布線、如何確定設計所需的正確層數和疊層結構。
參考文獻
Richard P. Feynman、Robert B. Leighton和Matthew Sands，費曼物理學講義，第二卷：新千年版：主要涉及電磁學和物質。Basic Books，2011年。
Howard W. Johnson和Martin Graham，High-Speed Digital Design: A Handbook of Black Magic，PTR Prentice Hall，1993年4月。
Ralph Morrison，Fast Circuit Boards: Energy Management，John Wiley & Sons Publications，2018年1月。
作者簡介
James Niemann于2020年3月加入ADI公司，目前擔任現場應用工程師，在美國俄亥俄州克里夫蘭工作。James擁有超過35年的豐富工作經驗，曾從事測試與測量設備設計工作，目前擔任ADI現場應用工程師。他持有15項專利。
總結
通過在原理圖上標注關鍵電路的物理距離要求，提前對齊后續布局的核心約束；借助差分信號技術維持接地完整性，避免不必要的地環路干擾；同時清晰拆解了低頻場景下接地樹結構相比實心接地平面的獨特價值，明確了不同場景下兩種接地方案的適配邊界。這些布線前的基礎決策，正是幫助復雜電路板一次性通過EMI合規測試的核心前提，也為后續系列內容探討電源布線與疊層結構設計打下了扎實的理論與實踐基礎。
